来源：综合自IT之家等

随着半导体工艺进入埃米时代，架构和电路设计也将发生重大调整。为了在正面释放出更多的布局空间，提升逻辑密度和效能，将供电传输转移到背面已成为业界共识，背面供电技术将成为先进半导体制造领域的首选解决方案。

为什么要背面供电网络？

由于晶体管越来越小，密度越来越高，堆叠层数也越来越多，因此想要为晶体管供电和传输数据信号，需要穿过 10~20 层堆栈，大大提高了线路设计的复杂程度。

据查，全球背面供电网络技术目前有 3 种解决方案，分别为英特尔的 PowerVia、比利时微电子研究中心（imec）的 Buried Power Rail、台积电的Super PowerRail。这些方案均将重点放在晶圆薄化和原子层沉积（ALD）等方面。

背面供电的几项技术突破

有业内人士指出，背面供电有几项技术突破，其中一个关键是将背面抛光到足够接近晶体管接触的厚度，但这个过程会大大降低晶圆的刚性。为此正面抛光后，必须粘合载体晶圆以支持背面制造工艺。

另外，nm硅通孔（nTSV）等技术需要更多的设备，以确保纳米级孔内的铜金属均匀沉积。随着台积电量产超级电轨架构，相关供应链将会受益。

台积电提出背面供电网络（BSPDN）解决方案

根据工商时报报道，台积电提出了更完善的背面供电网络（BSPDN）解决方案，所采用方式最直接、有效，但代价是生产复杂且昂贵。

背面供电技术（BSPDN）将原先和晶体管一同排布的供电网络直接转移到晶体管的背面重新排布，也是晶体管三维结构上的一种创新。该技术可以在增加单位面积内晶体管密度的同时，避免晶体管和电源网络之间的信号干扰，减轻线路后端的布线拥塞并提供电源性能优势，增强芯片的可靠性。

台积电采用超级电轨（Super Power Rail）架构

背面供电难点在于需要打磨晶圆（wafer）背面，让其薄到将近可以接触电晶体，但同时，这样会使晶圆刚性大打折扣，因此必须在晶圆正面键合一片载体晶圆（carrier wafer），来承载背面制造过程。另外在 nTSV（纳米硅穿孔）工艺中，为要确保纳米级孔中铜金属涂布均匀，也需要更多设备协助检测。

晶体管由4个主要组件组成，包括源极、汲极、通道和闸极。源极是电流流入晶体管的入口，而汲极是出口；通道和栅极依序负责协调电子的运动。 台积电所采用的超级电轨（Super Power Rail）架构被认为是最直接有效的解决方案，不过实施起来复杂且成本较高，预计2026年量产。台积电称，超级电轨架构适用于具有复杂讯号及密集供电网络的高性能计算（HPC）产品，将大规模应用于A16制程工艺上，相比于N2P工艺，在相同工作电压下速度快了8%~10%，或者在相同速度下，功耗降低了15%~20%，同时密度提升了1.1倍。

台积电所采用方式最直接、有效，但代价是生产复杂且昂贵。为反映价值，台积电在价格方面也进行调整，据悉先进制程部分已成功涨价，并在明年 1 月开始涨价，特别针对 3nm / 5nm AI 产品线，调整 5%～10%。

【近期会议】7月25日14:00，CHIP China 晶芯研讨会即将组织举办主题为“先进半导体量测与检测技术进展与应用”的线上会议。诚邀您上线参会交流答疑，推动先进半导体量测与检测技术的交流与碰撞，欢迎扫码报名：https://w.lwc.cn/s/fuQBbu

【2024全年计划】隶属于ACT雅时国际商讯旗下的两本优秀杂志：《化合物半导体》＆《半导体芯科技》2024年研讨会全年计划已出。线上线下，共谋行业发展、产业进步！商机合作一览无余，欢迎您点击获取！https://www.siscmag.com/seminar/